PATENT ABSTRACTS OF JAPAN

(11)Publication number:

54-128274

(43) Date of publication of application: 04.10.1979

(51)Int.CI.

H01L 23/30

H01L 23/48

(21)Application number: **53-035509**

(71)Applicant: HITACHI LTD

(22)Date of filing:

29.03.1978 (

(72)Inventor: MASUDA AKIRA

TAIRA YASUO

(54) RESIN-SEALED SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To reduce the feedback capacity for the device to be used suitably at the high frequency region by forming the tip of the lead for earth into a disk shape with the semiconductor pellet provided at the center of the disk and then covering the pellet and the tips of plural leads of the pellet. CONSTITUTION: Tip A of lead 2a for source S is formed into a disk, and semiconductor pellet 3 is attached at the center of disk part A. Then lead 2b for drain D, lead 2c for 2nd gate G2 and lead 2d for 1st gate G1 are provided in three directions centering on pellet 3, and mold part 1 is formed covering over the tip parts of these leads as well as pellet 3. Here, the contact area is increased between part 1 and lead 2a for the source to be earthed, and the feedback capacity is reduced. Thus, the device can be used suitably at the high frequency region.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭54-128274

⑤Int. Cl.² H 01 L 23/30

H 01 L 23/48

識別記号

150日本分類

厅内整理番号 7738-5F

33公開 昭和54年(1979)10月4日

99(5) C 22 99(5) C 21

7357—5 F

発明の数 1 審査請求 未請求

(全 3 頁)

匈樹脂封止型半導体装置

20特

額 昭53-35509

22出

頁 昭53(1978) 3 月29日

@発 明 者 增田章

髙崎市西横手町111番地 株式

会社日立製作所髙崎工場内

@発 明 者 平保夫

高崎市西横手町111番地 株式 会社日立製作所高崎工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目 5

番1号

仍代 理 人 弁理士 薄田利幸

44 44 4

発明の名称 樹脂封止型半導体装置

1. 少なくとも接地端子として使用されるリードを含むリード群と、半導体素子とを有し、この半導体素子とリード先端部とを樹脂材料によって對止してなる半導体装置において、前配接地端子として使用されるリードと前配樹脂對止体との接触面積を大きくすることによつて容量シールドを図つたことを特徴とする樹脂對止型半進体装置。

発明の詳細な説明

特許請求の範囲

本発明は半導体装置、特に樹脂材料によつて素子部が封止された半導体装置(例をばレジンモールド型半導体装置)に関する。

最近、第1図に示すようなレジンモールドフラットパッケージ型トランジスタが提案されている。 このトランジスタは素子部をレジン等の樹脂材料 で封止した円筒形状の封止体(モールド)部1と、 素子の電極に接続され、かつモールド部1の4方 に突出するリード2とからなる。このトランジス タの内部構造は例えば、第2図(a)(b)、又は第3図 (a)(b)のようになつている。

第2図はデュアルゲート型電界効果トランジスタ(以下単にデュアルゲートFETと称す)の内部構造を示すものであり同図(の)は平面図、同図(の)は正面図である。図中鎖線1がモールド部であり、2a~2dはリード、3は半導体ベレットである。とのデュアルゲートFETは高周波特性が良いためテレビジョンにおけるチューナのRF(高周波)アンブに用いられる。

第3図はバイポーラトランジスタの内部構造を示すものであり、同図(a)は平面図、同図(b)は正面図である。図中鎮線部1がモールド部、2a~2dがリード、3は半導体ベレットである。ここで、それぞれリード2aはコレクタ(C)、2bはエミッタ(E)、2dはベース(B) 端子として使用されるが、残りのリード2cは不使用端子(NC)である。このようなパイポーラトランジスタも高周波用として利用される。

特開昭54-128274(2)

かかる構造のトランジスタは封止材料としてレジンを使用しているため、今迄のキャン封止型トランジスタ(素子部を絶縁材料を介して金属材料で覆つた構造のトランジスタ)に比較して低価格化が図れること、さらには、モールド部1の倒方から水平に4本のリードを突出させる、いわゆるフラントパンケージ型とすることにより、モールド部底部から下方にリードを突出させる今迄のトランジスタよりも、リード間の距離1を長くすることができるため入・出力容量の減少化が図れる等の特象を有する。

ところで、このようなレジンモールド型トランジスタにあつては、帰還容量が例えば Q.15 p P にもなり、キャン対止型のもの(例えば Q.01 p P)に比し10倍もの容量値を有することが判明した。これは、キャン対止型のものはキャン部を接地するような構造としていみため対止部の浮遊容量を小さくできるのに対し、レジンモールド型にあつてはこのような容量シールドを行なつていないため、モールド部での浮遊容量が大きくな

ることが原因と思われる。このため、レジンモールド型のトランジスタを高周波用として使用した場合、帰還容量が大きくなり寄生発振等を生じ、 UHF帯、VHF帯の周波数領域での使用が不可能になるという問題を有する。

本発明はかかる問題を解決するためになされたものであり、その目的とするところは帰還容量を 減少せしめることのできる樹脂對止型半導体装置 を提供することにあり、他の目的は高周波領域で の使用に適したレジンモールド型トランジスタを 提供することにある。

以下実施例により本発明を具体的に説明する。 第4図は、本発明をレジンモールト型デュアルゲートFBTに適用した場合の一例を示す構造図であり、 同図(a)は平面図、同図(b)は正面図である。同図(a)に は、先端部Aが円板状に形成されたソース(3)用のリート2 a と、このソース用のリート2 a の先端円板部 A中央に取付けられた半導体ペレット3 と、この 半導体ペレット3を中心として3方に配設される ドレイン(1)用のリート2 b、第2ゲート(G₂)用の

リード2c、第1ゲート(G1)用のリード2d、及びこれらのリードの先端部と半導体ペレントを優うように形成されたモールド部1(図中鎖線で示す)とからなるデュアルゲートドETが示されている。なお、各リードは半導体ペレント3の電極部と細線(ワイヤ)により接続される。そして、前配ソース用リード2aは同図(D)に示すように先端部Aが他のリード2b~2d先端部をでいる。なお、とのソース用リード2aの他端は使用時には接地されるととになる。このようにして接触されるソース用リード2aとモールド部との接触面積を大きくすることにより浮遊容量を小さくすることができる。

第5図は本発明をパイポーラトランジスタに適用した場合の一例を示す構造図であり、 両図(a) は 平面図、 両図(a) は正面図である。 両図(a) には、 先端部 A が円板状に形成されたリード2 c (これはトランジスタの動作に関係のないリード N C であ

る)と、このリード2cの円板状先端部Aを中心 として3方に配設されるコレクタ(c)用のリード 2a、エミツタ四用のリード2b、ベース四用の リード2dと、コレクタ用リード2aの先端幅広 部に取付けられた半導体ペレット3、及びこれら を封止するモールド部1(図中鎖銀部)からなる トランジスタが示されている。そして、前記リー ド2 cは同図(0)に示すように、先端部AがL字状 に折曲されており、とのL字状先端部Aが他のり ード2a,2b,2dの先端部直下に位置するよ りにモールド部1の底部に配設される。また、コ. レクタ用リード2aの幅広先端部は前記リード 2 cの円板状先端部Aの中央上部に位置するよう **に配設されている。また、通常は不使用リード** 2 c の他端は接地される。 このようにして接地さ れるリード2cとモールド部との接触面積を大き くすることにより浮遊容量を小さくすることがで

以上説明した本発明によれば、デュアルゲート PBTにおいてはソース用婚子の先端部の面積を

特開昭54-128274(3)

大きくするとにより、また、パイポーラトランシスタにおいては不使用端子の先端部との接触面できなったといてきる。すなわち、いまなかできる。すなわち、リーで生を減少させることができる。すなわけずるといるなかに、本願発力には、特別を発量は 0012 P P となる。 ちなみに、本願発力、ほぼキャン対・企業を量は 0012 P P となり、ほぼキャン対・のを開発のと同一の値に抑えることができるというシンスタを高周波用として利用することが十分可能になる。

本発明は前記実施例に限定されない。例えば前記実施例では容量シールド部を円板形状としたが、これに限らず、モールド部との接触面積を大きくすることができるような形状であればどのような形状であつてもよい。また、先端部が円板状に形成されたリードは必ずしも使用時において直接接地される必要はなく、接地電位に近いような低い。電位に保たれるようになつていればよい。

本発明はフラットパッケージ型のものに限定されず、全てのレジンモールド型トランジスタに広く利用できる。

図面の簡単な説明

第1図はフラントパッケージ型トランジスタの構造を示す斜視図、第2図はデュアルゲートFETの構造の一例を示すものであり同図(4)は平面図、(b)は正面図、第3図はパイポーラトランジスタの構造の一例を示すものであり同図(4)は平面図、同図(b)は正面図、第4図は本発明をデュアルゲートFETに適用した場合の一例を示すものであり同図(4)は平面図、同図(b)は正面図、第5図は本発明をパイポーラトランジスタに適用した場合の一例を示すものであり同図(4)は平面図、同図(b)は正面図である。

1 …モールド部、2,2 a~2 d …リード、3 … ペレット。

代理人 弁理士 薄田利幸





